简单来说，一组 Bank 就是共用一个电源的一组 I/O 管脚。

为了提高器件使用灵活性，便于管理和适应多种电器标准，FPGA 器件的 IO 引脚被划分为若干个组（bank），连接到同一个外部电压下。每个 bank 的接口标准由其接口电压 Vcco 决定，一个 bank 包含多个 Vcco 引脚，这些引脚必须与相同的外部电压相连，即同一 bank 只能有一种 Vcco，但不同 bank 的 Vcco 可以不同。Vcco 电压相同是接口标准的基本条件，只有相同电气标准的端口才能连接在一起。

上图所示器件共有 625 个引脚，总共有 11 个 bank，其中 bank26，bank64，bank65，bank66 是 PL 侧 bank，其余的都是 PS 侧 bank。

• bank0：一般用来作为 ADC 电压输入，温度传感器输入，以及部分配置端口；
• bank26 ： HD bank；
• bank64,65,66 : HP bank;
• bank50x ; PS 侧使用的 bank；

在 ultrascale 器件中，会把 PL 侧 bank 分为 HP,HD,HR 三种，HP bank 一般用来满足高速接口，电压最高支持到 1.8V；HR bank 一般用来满足高范围电平接口，电压最高支持到 3.3V； HD bank 用来支持低速接口；ultrascaler 器件会组合使用 HP,HD,HR bank，但是不保证在同一个器件中同时会有 3 个类型的 bank。另外 DCI 接口只能使用在 HP bank 上。