写的一些自己用的小工具 Yaml验证 音频波形显示

前言 本专栏为The Epic of Zektbach Official Guidebook的内容翻译，原书共计128页。up平常工作较忙，如有错漏之处敬请谅解与指正。 The Epic of Zektbach是什么？ 以异世界阿里亚·德·拉里亚（アリア·テ·ラリア）为舞台，历时七百年以上的大规模史诗——这就是《泽克特巴赫叙事诗》。故事由序章、正篇…

这篇文章没有摘要

协议 1.空闲状态 　I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 2.起始位与停止位 起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。 停止信号：当SCL为高期间，…

芯片制造过程中的工艺偏差，如掺杂浓度、扩散深度、刻蚀程度等，会导致不同批次间、同批次不同晶圆间、甚至同一 晶圆上的不同芯片的工作情况都存在差异。在一片 wafer 上，每点的载流子平均漂移速度不可能都是一样的，随着电压、温度不同，它们的特性也会不同，把他们分类就有了 PVT（Process，Voltage，Temperature），而 Proces…

FPGA 固件存储 Intel 或 Xilinx 的 FPGA 芯片，使用的是基于 SRAM 结构的查找表，而 SRAM 的一大特性就是掉电数据会丢失，当使用 JTAG 将 SRAM 配置文件（.sof）配置到 FPGA 芯片中后，这些数据是直接存储在 SRAM 结构的查找表中的，因此，一旦芯片掉电，则 SRAM 中的数据将丢失，再次上电后， SR…

更新至：音乐魔方/Beyond The Ave. Final

Pattern 在芯片测试行业通常表示需要测试芯片的时序特征。在测试芯片的过程中，ATE 机台会向被测试芯片的输入管脚发送一系列的时序，而在芯片的输出管脚比较输出时序，由此测试芯片是否满足其功能。狭义上可以将测试 pattern 理解为芯片的真值表。 与 IC 设计产生的时序不同，一般测试用的 Pattern 中的时序都是分割好周期的。而不同 AT…

下载地址 Jam&Fizz 更新至28 FINAL-250924 Pixeldrain Unilab 懒人包，更新至 27Unilab-20240731，转自理坛 百度网盘 解明 NYAA

MDIO 接口（Management Data Input/Output Interface），最早在 IEEE 802.3 的第 22 卷定义，后来在第 45 卷又定义了增强版本的 MDIO，其主要被应用于以太网的 MAC 和 PHY 层之间，用于 MAC 层器件通过读写寄存器来实现对 PHY 层器件的操作与管理。 MDIO 接口包括两条线，MD…