芯片设计PVT – NAZUKI-LAB

芯片制造过程中的工艺偏差，如掺杂浓度、扩散深度、刻蚀程度等，会导致不同批次间、同批次不同晶圆间、甚至同一晶圆上的不同芯片的工作情况都存在差异。在一片wafer上，每点的载流子平均漂移速度不可能都是一样的，随着电压、温度不同，它们的特性也会不同，把他们分类就有了PVT（Process，Voltage，Temperature），而Process又分为不同的corner：
TT：Typical N Typical P FF：Fast N Fast P SS：Slow N Slow P FS：Fast N Slow P SF：Slow N Fast P

其中的第一个字母代表N型掺杂，第二个代表P型掺杂。NMOS和PMOS在工艺上是独立做出来的，彼此之间不会影响，正常情况下大部分是TT，但是对于电路，NMOS和PMOS是同时工作的，所以会出现FF、SS、FS、SF四种情况。通过Process注入的调整，模拟器件速度快慢，同时根据偏差大小设定不同等级的FF和SS。这种随机性的发生符合正态分布，将分布的标准差记作sigma，以上5种corner在±3sigma可以覆盖约99.73%的范围的样本，即如果测量1000个晶体管参数，大约997个会落在 ±3σ 范围内，剩下3个是极端异常情况。

一般来说，3-sigma是正常制造工艺可接受的最大波动范围。如果超出了3σ，就认为是异常的情况，比如芯片良率下降、电性失效、功耗严重偏离、时序异常等。

工程片流片的时候，FAB会pirun（pilot run,试运行）关键层次调整inline variation，有的还会下backup wafer以保证出货的wafer器件on target，即在TT corner附近。如果单纯是为了做一些样品出来，只进行工程片流片，那可以不验证corner，但如果为了后续量产准备，是必须要考虑corner的。由于工艺在制作过程中会有偏差，而corner是对产线正常波动的预估，FAB也会对量产芯片的corner验证有所要求。所以在设计阶段就要满足corner，在各种corner和极限温度条件下对电路进行仿真，使其在各种corner上都能正常工作，才能使最终生产出的芯片良率高。

对于产品来讲，一般corner做到spec上，正常情况下spec有6个sigma，如FF2（或2FF）表示往快的方向偏2个Sigma，SS3（或3SS）表示往慢的方向偏3个Sigma。Sigma主要表征了Vt的波动，波动大sigma就大，这里3个sigma就是在工艺器件的spec线上，可以允许超出一点点，因为线上波动不可能正正好好做到spec上。以55nm逻辑工艺工程片为例，拟定的corner split table如图：1、2两片pilot wafer，一片盲封，一片测CP；3、4两片hold在Contact，为后道改版预留工程wafer，可以节省ECO流片时间；5~12八片hold在Poly，等pilot的结果看是否需要调整器件速度，并验证corner 。除了留有足够的芯片用于测试验证，Metal Fix，还应根据项目需求，预留尽可能多的wafer作为量产出货。